同济大学学报(自然科学版)

2002, (10) 1271-1276

[打印本页] [关闭]
本期目录(Current Issue) | 过刊浏览(Past Issue) | 高级检索(Advanced Search)

SoC的可测试性设计技术
Design for Testability for System-on-Chip

王永生,肖立伊,毛志刚,叶以正

摘要(Abstract):

基于可复用的嵌入式IP(intellectualproperty)模块的系统级芯片 (SoC)设计方法使测试面临新的挑战 ,需要研究开发新的测试方法和策略 .结合系统级芯片的可测试性设计技术所面临的技术难点 ,详细介绍了当前系统级芯片的可测试性设计技术 ,分析了各种系统级芯片的可测试性设计技术的特点及其优缺点 ,着重讨论了国际工业界内针对系统级芯片测试的方案 :IEEEP15 0 0和虚拟插座接口联盟 (VSIA)测试访问结构 .

关键词(KeyWords): 系统级芯片;可测试性设计;测试访问结构

Abstract:

Keywords:

基金项目(Foundation):

作者(Author): 王永生,肖立伊,毛志刚,叶以正

Email:

参考文献(References):

扩展功能
本文信息
服务与反馈
本文关键词相关文章
本文作者相关文章
中国知网
分享