同济大学学报(自然科学版)

2002, (10) 1194-1198

[打印本页] [关闭]
本期目录(Current Issue) | 过刊浏览(Past Issue) | 高级检索(Advanced Search)

Verilog RTL模型
Verilog RTL Model

沈理

摘要(Abstract):

VLSI集成电路芯片测试技术正在向高层次测试推进 .针对Verilog硬件描述语言 ,提出了一种在寄存器传输级 (registertransferlevel,RTL)上的电路模型VRM .该模型着重于实际应用 ,可输出文本格式文件 ,便于开发实用的RTL级故障模拟和RTL级测试生成等软件 .基于该模型 ,还实现了一个简单的RTL逻辑模拟程序以验证VRM模型的可行性 .

关键词(KeyWords): Verilog硬件描述语言;寄存器传输级模型;逻辑模拟;高层次测试

Abstract:

Keywords:

基金项目(Foundation): 国家“8 6 3”高技术研究发展计划资助项目 ( 2 0 0 1AA11110 0 )

作者(Author): 沈理

Email:

扩展功能
本文信息
服务与反馈
本文关键词相关文章
本文作者相关文章
中国知网
分享